英 /feɪz lɒkt luːp/美 /feɪz lɑːkt luːp/
n. 名词短语
锁相环；一种使输出信号与输入信号相位同步的电子反馈电路
本义指一种电子控制环路：通过鉴相器比较输入参考信号与压控振荡器输出信号的相位差，将差值经环路滤波器送入振荡器，使输出频率与相位逐步与参考信号保持一致，即“相位被锁定”。由此本义引申出两层含义：其一，作为具体电路模块的指称，如数字锁相环、射频锁相环；其二，作为一类反馈控制思想的代称，凡以相位误差为控制量、以振荡器为被控对象的闭环系统都可归入此名。再进一步，在通信与信号处理文献中，该词常被抽象为“同步机制”的同义表达，例如时钟恢复、载波同步、频率综合等场合均以锁相环为核心手段。各义项之间是“具体装置—电路类别—同步方法”的层层抽象关系。
该词组由三个英语单词复合而成。phase 源自希腊语 phasis，意为“出现、月相”，经拉丁语进入英语，指周期运动中的相对位置；lock 源自古英语 loc，本义为“门闩、固定装置”，作动词引申为“使固定、使锁定”；loop 源自中古英语 loupe，原指绳圈、环状物，后指闭合的回路。三词组合的字面逻辑是“把相位锁住的环路”，构词方式为“名词＋过去分词＋名词”的复合名词短语，中心词是 loop，phase locked 作前置修饰。记忆时可拆为“相位—锁定—环路”三步：先有相位比较，再产生锁定效果，最后构成闭环回路，顺序与电路工作原理一致。
该词主要出现在电子工程、通信工程、控制理论与集成电路设计等学术与技术文本中，如期刊论文、技术手册、芯片数据表、专利说明书，语气客观、术语化，通常不作修辞。在工程商务邮件与项目文档中，它用于描述器件规格或方案选型，如“该模块内置锁相环”，语气中性偏专业。在新闻报道中，仅见于科技类报道对芯片、雷达、卫星通信等话题的说明，一般会附加简短解释。日常口语中几乎不用，若出现多属技术人员之间的行话。文学作品中基本不出现。法律文本中偶见于专利权利要求，此时词义被严格限定，需与说明书定义一致。
该词组为可数名词短语，复数形式为 phase locked loops，常缩写为 PLL。作主语时谓语用单数或复数取决于所指为单一电路还是多类电路。常见句式为“a phase locked loop + 动词”“the phase locked loop is used to ...”“based on a phase locked loop”。作定语时可直接前置修饰名词，如 phase locked loop circuit、phase locked loop synthesizer，也可写成 phase-locked loop，连字符仅用于前置修饰，不作谓语时一般不连写。易错点有三：一是误把 locked 当作谓语动词，实际上它是过去分词作定语；二是缩写 PLL 首次出现时应给出全称；三是不要与 phase lock（动词短语，意为“锁相”）混用，后者作谓语，如 the circuit phase locks the oscillator。
与 frequency synthesizer（频率合成器）相近，但后者指实现频率合成的整机或功能模块，锁相环只是其常用实现手段之一，二者是手段与装置的关系。与 automatic frequency control（自动频率控制）相比，后者只调节频率、不严格锁定相位，精度较低，锁相环则同时锁定频率与相位。与 clock recovery circuit（时钟恢复电路）相比，后者功能更具体，常以锁相环为核心构建。与 feedback loop（反馈环路）相比，后者是上位概念，泛指任何闭环控制结构，锁相环是其特例。选用时，若强调相位同步机制本身用 phase locked loop；若强调输出频率可编程选择，多用 frequency synthesizer；若仅需粗略稳频，可考虑 automatic frequency control。
该词属高度专业术语，语域偏正式，仅适用于技术语境，不宜用于面向普通读者的科普以外的日常表达。感情色彩中性，无褒贬。常见误用包括：把锁相环等同于振荡器本身，实际上它包含鉴相器、环路滤波器与压控振荡器等多个部分；把“锁相”误解为“锁频”，忽略相位这一核心控制量；在非技术文本中滥用该词以显专业，造成读者理解困难。拼写上，作前置定语时连字符形式 phase-locked loop 更规范，作独立名词时可不加连字符，但同一文档内应保持一致。缩写 PLL 不宜在首次出现时直接使用而不给全称。